论文多层3D芯片中硅通孔分布优化改进算法是关于对写作中硅论文范文与课题研究的大学硕士、相关本科毕业论文中硅融德20亿非法集资论文开题报告范文和相关文献综述及职称论文参考文献资料下载有帮助。
摘 要： 3D芯片中硅通孔（TSV）的位置分布会对总线长造成很大影响,所以对于TSV位置分布的优化有许多算法,逐层进行TSV分配只能做到局部优化.提出用逆向重分配的方法对已有算法结果进一步优化以达到减少总线长的目的.同时提出了一种快速重分配以提高深度优化的运行时间.实验结果表明,对比逐层TSV分配方法,此逆向重分配方法可减少3.7%的总线长；此方法亦可对其他TSV分配算法（如逐网TSV分配、拉格朗日松弛算法等）所得结果作进一步线长优化；而快速重分配可将逆向重分配的运行时间降低为原来的10%.
关键词： 3D芯片； 硅通孔（TSV）； 逆向重分配； 线长优化
中图分类号： TN 47 文献标志码： A 文章编号： 1000-5137（2016）02-0180-06
0 概 述
近年来,3D芯片已经成为研究者和开发者重点研究的课题.相比传统2D芯片,3D芯片可以在极大提高芯片性能的同时降低信号时延.而硅通孔（Through Silicon Via,TSV）作为3D芯片层和层之间的垂直连接,也受到了相当的关注.
全局最优化的TSV位置分配问题已经被证明是NP完全问题,而低优化度的TSV分配方法可能会导致芯片内布线总长的增加进而提高生产成本,针对TSV位置分配优化的问题已经有了很多相关研究和算法.逐层分配方法主要使用最小消费最大流模型逐层对所有TSV分配位置,此方法不考虑TSV所属不同节点网,使得每一层的TSV分配达到局部最优,却会导致同网的未分配层的TSV无法选取最优位置而引起冗余布线.逐网分配方法无视了TSV所属层而依次对每一个节点网分别进行TSV位置分配,其核心思想可等效为最短路径问题,此方法会使后期分配的TSV无法取到最优位置.
本文作者提出了逆向逐层重分配的方法对已有逐层算法所得结果进行深度优化,尽可能使总布线线长最小从而减小布线花费.实验仿真结果显示此方法可对原始逐层TSV分配方法所得结果有较好改善,同时此重分配方法亦适用于其他TSV分配方法.为了减少重分配运行时间,本文作者提出了快速重分配,通过替换最小消费最大流模型求解而使运算时间大幅度减少.
3 仿真实验结果
仿真实验是基于64-bit 的IBM Linux平台,利用c++语言对MCNC（ami33,ami49）及GSRC（n50,n100,n200,n300）6种检验标准进行仿真.利用已有的3D芯片布局（包括层上空白位置信息）,定义TSV大小为5 μm×5 μm,3D芯片布局层数为4层.本仿真所得数据为循环10次重分配所得结果,数据为10次运行平均值.表1为各检验标准电路参数,包含平均子节点网数、总节点数以及需插入的TSV数.
图4为循环重分配1至5周所得总线长趋势,循环次数越多,线长优化度越高,但优化趋势逐渐趋于平缓,循环运行时间越长.
表2为仿真实验结果,基于最小消费最大流的逆向TSV重分配算法经过10周循环重分配对总布线长度进行优化.10次运行平均结果为：对比原始逐层TSV分配,总线长减少了3.7%,运行时间为原始逐层分配的12.93倍.此实验结果说明逆向重分配方法通过循环对TSV已分配位置进一步优化减少了总布线长度,降低了生产成本,代价为增加了运算时间.快速重分配方法经过10次10周循环所得运行结果为：对比原始逐层分配方法,总线长降低2.2%,运行时间为原始方法的1.84倍.可以发现快速重分配方法虽然无法达到基于最小消费最大流的逆向重分配方法的高优化程度,但是可以显著减少逆向重分配的运行时间,10周重分配所占时间小于原始逐层分配所消耗时间.
4 结 论
本文作者提出了逆向重分配的方法对原始逐层TSV分配方法进一步优化,实验结果表明,在原始方法基础上可以减少平均3.7%的总线长以达到降低生产成本的目的.此方法运行时间为原始逐层分配方法的12.93倍.而快速重分配方法则可以显著降低重分配所需时间,代价为无法达到基于最小消费最大流算法的重分配优化度.
参考文献：
[1]Banerjee K,Souri S J,Kapur P,et al.3-D ICs：A novel chip design for improving deep-submicrometer interconnect performance and systems-on-chip integration [J].Proceedings of the IEEE,2001,89（5）：602-633.
[2]Joyner J W,Zarkesh-Ha P 0,Meindl J D.A global interconnect design window for a three-dimensional system-on-a-chip [C]//IEEE：Interconnect Technology Conference 2001 Proceedings of the IEEE 2001 International.Burlingame：IEEE,2001.
[3]Goplen B,Spatnekar S.Placement of 3D ICs with thermal and interlayer via considerations [C]//ACM.Proceedings of the 44th annual Design Automation Conference.San Diego：ACM,2007.
[4]Cong B J,Zhang Y.Thermal-driven multilevel routing for 3-D ICs [C]//ACM.Proceedings of the 2005 Asia and South Pacific Design Automation Conference.New York：ACM,2005.
[5]Zhou L,Wakayama C,Shi C J R.Cascade：A standard supercell design methodology with congestion-driven placement for three-dimensional interconnect-heavy very large-scale integrated circuits [J].Computer-Aided Design of Integrated Circuits and Systems IEEE Transactions on,2007,26（7）：1270-1282.
[6]Chen S,Ge L W,Chiang M F,et al.Lagrangian Relaxation Based Inter-Layer Signal Via Assignment for 3-D ICs [J].IEICE TRANSACTIONS on Fundamentals of Electronics Communications and Computer Sciences,2009,E92-A（4）：1080-1087.
（责任编辑：顾浩然）
总结:本文关于中硅论文范文,可以做为相关论文参考文献,与写作提纲思路参考。
参考文献：
1、 绿色节能理念下建筑暖通设计中问题改进策略 摘 要：经济的发展促进了建筑行业的进步，作为建筑行业中重要组成部分的暖通工程也得到了人们的重视。这意味着人们对于暖通设计提出了更高的要求，暖通设。
2、 一种重掺P衬底上硅外延层的生长方法 摘 要：文章采用化学气相沉积CVD方法[1]，在EPI-PRO5000型平板式外延炉上，通过综合采取二次本征法、变流吹扫及低温外延沉积等工艺方法。
3、 硅基介孔材料负载手性金属催化剂进展 摘要： 近年来，以有序的介孔硅基材料为载体报道的负载手性金属催化剂受到了广泛的关注，它们的易制备、高活性和可重复利用特点也为其工业化提供了可能 。
4、 基于ANSYS电容层析成像结构参数分析和优化 摘要：电容层析成像技术(ECT)是一种基于电容传感器机理的过程成像技术，以12电极电容阵列传感器ECT系统为背景，介绍了敏感场的计算方法，借助大。
5、 特朗普叫停中资收购美国芯片制造商 9月14日，美国总统特朗普签署行政令，宣布叫停具有中资背景的收购基金CanyonBridge Capital Partners對美国芯片制造商莱。
6、 大德通首在得人 在山西各家票号中，大德通创办最晚，却是发展最为迅速和歇业最迟的一家。这与其高明的用人之道密不可分。大德通由山西祁县富商乔致庸为主投资创办，它的。