论文范文网-权威专业免费论文范文资源下载门户!
当前位置:毕业论文格式范文>本科论文>范文阅读
快捷分类: vhdl维特比译码器的设计开题报告 写红外自动干手器论文存在问题 音乐播放器的文献综述 大国重器论文 浮头式换热器设计开题报告 逆变器参考文献

关于译码器论文范文 一种基于FPGA的多通道复用Viterbi译码器的设计和实现相关论文写作参考文献

分类:本科论文 原创主题:译码器论文 更新时间:2024-01-11

一种基于FPGA的多通道复用Viterbi译码器的设计和实现是关于译码器方面的论文题目、论文提纲、译码器论文开题报告、文献综述、参考文献的相关大学硕士和本科毕业论文。

摘 要:卫星定位接收机中的卷积码译码即Viterbi译码,在处理器中面临着占有资源比较多、处理时间太长等问题,为了减少处理器中资源占用和提高它的处理速度,采用了多通道复用和串行加比选蝶形单元的方法,在FPGA平台上用硬件描述语言设计出一种高性能Viterbi译码器,大大减少资源占用,提高了接收机的处理速度.

关键词:卷积码;Viterbi算法;FPGA;资源占用

中图分类号:TN919 文献标识码:A 文章编号:1009-3044(2017)28-0251-03

Abstract: Satellite positioning receiver decoding convolutional code Viterbi decoder, facing the problem of share more resources and processing time in the processor, the processor in order to reduce the occupied resources and improve the processing speed, using multi channel multiplexing and serial plus selection butterfly unit method, using hardware description language to design a high performance Viterbi decoder FPGA platform, greatly reduce the resource utilization, improve the processing speed of the receiver.

Key words: convolutional code; Viterbi algorithm; FPGA; resource consumption

卷积码是广泛应用于无线通信、卫星通信等多种通信系统中的信道编码方式.Viterbi算法是卷积码的最大似然译码算法,该算法译码速度快、性能好,并且实现硬件结构也比较简单,是最优的卷积码译码算法[1].在现代通信系统中,要使信号能够更可靠地在信道中传输,往往需要在信道编码中采用纠错码来降低信号受噪声的影响,以降低传输的误码率.卷积码及其Viterbi译码是比较常用的信道编码方案.

1 卷积编码及Viterbi算法基本原理

卷积码是由移位寄存器和n个模2加法器组成,当前状态的输入进来的数据和寄存器组中的数据共同决定着编码器的输出结果.(2,1,7)卷积码的生成多项式为G等于(171,133),电路图如图1所示[2].(2,1,7)卷积码编码器由6个延时器(图1中的q-1模块,可用寄存器实现)和两个模2加法器组成,它的编码约束度为7,码率为1/2,即输入端输入1b信息,输出端输出2b编码信息,并分为上、下两路并行输出.

Viterbi译码算法是找最大度量的最大似然路径,即找出局部最优的幸存信息就等效于找到最优幸存信息,它将比较进入每一状态下的所有路径,然后得出最优路径并存储,即幸存路径,步骤为:(1)从某一时间单位[l等于m]开始,将每个路径中的分支度量值计算出来,然后将所有状态的分支度量值和幸存路径存储下来;(2)[l]增加l,[l等于m+1],累加更新后的分支度量值和之前的分支度量值,然后计算出来最大度量的路径,然后把更新后的幸存路径及其度量值存储下来,并删掉其他路径;(3)若[l

2 基于硬件描述语言的Viterbi算法

由Viterbi译码算法可以得出Viterbi译码器的结构框图,图2是Viterbi译码器结构框图,一个Viterbi译码器,一般都会包括图2所示的几个基本部分:控制模块、分支度量计算模块、加比选模块、幸存路径管理模块和一些必要的存储模块.

2.1仲裁逻辑设计

仲裁写控制,首先轮询一遍所有通道,将通道使能转为写信号暂存在写使能寄存器中,并且在此轮询中将数据也暂存,并将写使能与暂存数据例化进相应的FIFO中.

通道FIFO数据向缓存FIFO中导入控制,判断每一个FIFO中的数据是否满足了译码的条件的数量,若满足了译码条件的数量,并且缓存FIFO的空信号有效时,则可以将数据从满足条件的通道FIFO中导入到缓存FIFO中,此时通道FIFO的读使能与缓存FIFO的写使能信号的高电平长短应该为486个主钟,这样控制输入到缓存FIFO中的数据为486,当导入到缓存FIFO中的数据达到了486个时,将产生Decode_start信号与相应的通道号.

仲裁读控制,当译码模块处于忙状态,然后译码模块的读使能有效,并且FIFO不空时,则将启动FIFO读使能,再利用读使能将FIFO中数据进行输出.仲裁逻辑模块的原理图如图3所示.

2.2控制模块

控制模块主要的任务是产生系统内部各个模块的各种控制信号,这些内部的控制信号保证了各个功能模块的协调工作.因此,控制模块对于系统有序高效的运行非常重要,是整个Viterbi译码系统的核心模块[3].

当Decode_start信号有效时,译码控制模块中的Control_vaild信号置高电平,在主钟和Control_vaild信号有效下主钟计数器Clk_cnt加1,每当Clk_cnt为0时,RD_FIFO置高电平持续1个钟,蝶形状态计数器Status_num根据当前Clk_cnt的计数值减1处理,在Status_num输出延迟2个主钟后输出Butter_select(为了匹配距离计算模块的节奏)将每对蝶形单元的输出送译码计算模块,当Clk_cnt为32时,Status_num保持31不变,当Clk_cnt计数值达到37时,清零重新开始计数,每当Clk_cnt清零時,送存储模块的Ping_Pang信号翻转,同时译码控制模块的Bit_cnt计数器加一,当Bit_cnt计数为242时,输出Frame_over信号送仲裁模块,当Bit_cnt计数值为242且Clk_cnt计数值为35时,输出Combine_result_enable信号送译码输出模块进行最后64位结果的拼接.当Bit_cnt计数值为134且Clk_cnt计数值为0时,输出ID_bit_enable信号送译码输出模块进行ID号输出.控制模块的时序图如图4所示.

总结:本文关于译码器论文范文,可以做为相关论文参考文献,与写作提纲思路参考。

参考文献:

1、 GXC—642M装置在电力光纤复用通道中应用 摘 要:光纤通信是电力系统重要的组成部分,复用通道是光纤通信的一种传输形式,PSL-603U是超高压电力系统的保护设备,配套组件GXC-64 2。

2、 基于FPGA技术多通道符合计数器研制 摘要 设计了基于FPGA的多通道符合计数器,此设计将符合窗口时间的设定集成于FPGA器件中,因此集成度更高,并且通过实验进行了模拟单光子探测器脉。

3、 一种基于FPGA指纹识别加速结构的设计和实现 [摘要]指纹识别是生物识别技术中重要且广泛使用的一种。当前该领域研究的重点在如何更好地采集提取指纹特征以及指纹安全等方面,对于大规模指纹识别的研。

4、 艺术是一种信仰 李翠珍女士少时喜画,常年接受艺术熏陶和父亲的教导,绘画技艺日益提升。创作寻求“仪式感”,以花鸟写意为主。她言艺术是由内而外散发出来的东西,遂不。

5、 追查小金库十种方法 “小金库”的问题由来已久,成因复杂、手段多样、形式隐蔽、分散,从近几年的审计工作实践看,追查行政事业单位的“小金库”可以采取以下十种方法:一、。

6、 坚持全面严治党强化运用监督执纪四种形态 总书记在党的十九大报告指出:“勇于自我革命,从严管党治党,是我们党最鲜明的品格”“坚持开展批评和自我批评,坚持惩前毖后、治病救人,运。